用于先进封装的晶圆制程系统

KLA 可为先进封装方案提供一系列等离子蚀刻和沉积工艺技术—从高密度扇出晶圆级封装 (FOWLP) 到最先进的 3D 封装,其中两个或多个芯片(可能用于不同功能)会在垂直方向上进行堆叠和连接,并用金属填充硅通孔 (TSV)。凭借硅蚀刻领域的数十年专业知识,KLA 还可提供最先进的等离子切割解决方案,以用于直径高达 300mm 的晶圆的研磨前切割 (DBG) 或研磨后切割 (DAG)。借助我们经过生产验证的工艺以及精确的工艺控制,芯片制造商能有效降低生产成本并提升可靠性、性能和多功能集成。

SPTS Omega® Plasma Etch

针对硅的等离子蚀刻系统

SPTS Omega® 等离子蚀刻系统包括 Rapier™ 等一系列应用于先进封装的高速硅蚀刻工艺腔体。Rapier™ 蚀刻腔体可用于在硅通孔或插入式 2.5D/3D-IC 封装应用中,刻蚀出垂直或锥形、高深宽比的通孔或沟槽,以及用于从晶圆背面通过平面揭露式蚀刻使孔中填充的铜柱露出。Rapier™ XE 工艺腔体结合了均匀性和蚀刻速率可调的工艺配方,其应用于平面硅刻蚀的刻蚀速率通常比同类系统快 2-4 倍。通过加入蚀刻停止层,同样的工艺可用于将晶圆极端减薄至 5µm 甚至 0.5µm。此外,KLA 还为 TSV 蚀刻、平面揭露式蚀刻及极端减薄蚀刻提供了独特的、受专利保护的蚀刻终点检测方案,实现了大规模量产中的最佳产出和良率。

SPTS Mosaic™ Plasma Dicing

等离子切割系统

SPTS Mosaic™ Plasma Dicing 系统提供了机械切割或激光切割技术的替代方案,用于从硅晶圆(直径高至 300 毫米,固定于框架上)中分离出晶粒。这种方案提供了一个低损伤、干法化学刻蚀的工艺,可增加晶粒强度和避免颗粒污染。当晶圆较薄或含有易碎的 Low-k 薄膜时,以及对于晶粒与晶圆键合的结构而言,这些优点尤其重要。作为一种并行工艺,等离子切割在切割小晶粒和/或薄晶圆时具有显著的产量、良率和成本优势。更窄的切割道允许每片晶圆有更多晶粒,并且没有对晶粒形状的限制,可以优化晶圆设计布局。

SPTS Sigma® PVD

适用于金属沉积的物理气相沉积系统

SPTS Sigma® PVD 系统可用于在硅或模具晶圆上沉积金、铝、钛、钛钨和铜等金属。先进封装技术中采用的有机钝化和新型基板材料对凸块下金属化 (UBM) 和再分布层 (RDL) 提出了技术挑战。Sigma® PVD 系统采用创新的脱气和预清洁技术,可产生始终如一的低 Rc 值,同时还能提供比其他 PVD 系统高 2 倍的吞吐量。在 2.5D 和 3D-IC 应用中,KLA 的先进 Hi-Fill® 电离 PVD 源可在大高宽比 TSV 中提供世界一流的铜阻挡层/铜种覆盖率。

SPTS Osprey® PECVD

等离子体增强化学气相沉积系统

对于先进封装应用,SPTS Osprey® PECVD 系统提供与 300 毫米键合基底和模具兼容的低温沉积工艺。Osprey® PECVD 可在低至 125°C 的沉积温度下形成经过生产验证的优质电介质薄膜。SiN – SiO 叠层可以沉积到同一 PECVD 腔室中,随着时间的推移,具有高度可靠的电气性能和稳定性。薄膜和叠层应力可在广泛的范围内调整,与 PECVD 系统竞品相比,经过优化的腔室硬件最大限度地减小了晶片内的应力范围。可根据需求提供单晶片和多晶片脱气选项,用于加热脱气基底并提高沉积薄膜质量。经过优化的 SiO、TEOS SiO、SiCN 和其他先进电介质薄膜可用于混合键合以及芯片间隙填充应用。

Are you sure?

You've selected to view this site translated by Google Translate.
KLA China has the same content with improved translations.

Would you like to visit KLA China instead?


您已选择查看由Google翻译翻译的此网站。
KLA中国的内容与英文网站相同并改进了翻译。

你想访问KLA中国吗?

如果您当前是KLA员工,请通过My Access上的KLA Intranet进行申请。

退出